Personal tools
You are here: Home
Log in


Forgot your password?
 

Projet OveRSoC

Site du projet OveRSoC

L'objectif du projet OveRSoC est de développer une méthodologie d'exploration et de validation des architectures de systèmes d'exploitation temps-réel  (RTOS) embarqués pour les plate-formes SoC reconfigurables (RSoC).

Le projet OveRSoC a été labelisé par l'Agence Nationale de la Recherche (ANR) en Novembre 2005.

Objectifs du projet

Image RSoC (petit)L'augmentation croissante de la complexité des algorithmes de  traitement du signal, de l'image ou de contrôle impose aujourd'hui au concepteurs de systèmes de s'orienter vers des architectures matérielles très hétérogènes et très intégrées (SoC : Systèmes sur puces). Ces architectures peuvent contenir des processeurs (généralistes et/ou spécialisés), des chemins de données spécialisés, et des unités de calculs reconfigurables. En particulier, la présence de ces unités reconfigurables dynamiquement permet d'adapter l'architecture, à la volée, à différentes applications, lui offrant ainsi des capacités de réactivité et d'autonomie tout en garantissant le respect des contraintes (vitesse d'exécution, consommation, etc.).

La gestion globale d'une telle architecture nécessite de plus en plus la présence d'un exécutif temps réel (système d'exploitation) adapté, capable notamment de centraliser et d'optimiser la gestion des ressources (mémoire, charge de calcul) ainsi que d'ordonnancer sous contraintes les tâches à exécuter. De plus, il permet de gérer et optimiser la zone reconfigurable et d'assurer le partage des moyens de communication. Enfin il offre aux concepteurs un modèle de déploiement d'applications qui est indépendant de la technologie. Cette couche logicielle permet, en outre, de réduire les temps de conception sur des architectures de plus en plus complexes en proposant différents niveaux d'abstraction matérielle.

Le projet OverSoC se place dans le contexte très général des systèmes embarqués. Dans le cadre plus spécifique des SOCs, de nombreuses études portent actuellement sur la gestion des ressources via un système d'exploitation. OveRSoC a l'ambition d'étendre ces concepts à la gestion des ressources matérielles reconfigurables dynamiquement et d'en démontrer la faisabilité et les avantages dans divers cadres applicatifs tels que l'avionique, l'automobile, l'électronique nomade, la radio-logicielle etc. Le projet est également destiné à faciliter la conception de systèmes capables de s'adapter à leur environnement grâce à l'auto-chargement et l'auto-configuration de leurs ressources intrinsèques. L'objectif du projet OverSoC est de développer un modèle complet de plate-forme SOC reconfigurable (logiciel et matériel) permettant de mettre en exergue les services dont devrait disposer un OS pour gérer celle-ci.

Le projet est structuré en deux phases. La première s'appuiera sur des réflexions déjà entamés et sur un modèle objet de description d'une plate-forme qu'il faudra perfectionner. Cette première phase permettra en outre de spécifier finement les besoins en intergiciel pour un système embarqué reconfigurable afin d'aboutir à une formalisation de la gestion de ce dernier.

La seconde phase consistera en la description, en System-C, des différents objets constitutifs du modèle et aboutira à la conception d'un environnement de validation et d'exploration, à plusieurs niveaux de description, permettant d'évaluer les choix opérés dans la première phase. Le projet se conclura sur l'expérimentation et la validation des concepts de gestion d'un SoC reconfigurable sur des exemples d'applications.

    Membres du projet

    Le projet OveRSoC est mené par une collaboration de trois équipes de recherche :

    • L'équipe Architecture du laboratoire ETIS, UMR CNRS 8051
    • L'équipe R2D2 du laboratoire IRISA,
    • Le groupe SYEL du laboratoire LISIF.


     logo ETISLogo IRISA  logo SYEL
      Logo ANR 


    Pour plus d'informations, contacter le coordinateur du projet.


    - L'équipe OveRSoC -


    Document Actions
    « September 2017 »
    September
    MoTuWeThFrSaSu
    123
    45678910
    11121314151617
    18192021222324
    252627282930